韓国機械研究院（KIMM）は26日、ソン・ジュンヨプ研究委員とイ・ジェハク博士の研究チーム、ハンファ精密機械、クレセム、MTIの研究チームが共同で、幅600㎜、高さ600㎜の大面積パネルに半導体チップをパッケージングできる次世代「FO-PLP技術」を開発したことを発表した。
半導体パッケージングは、回路が刻まれた半導体チップに電気的接続を施し、外部の衝撃から安全に保護する密封工程である。
FO-PLPは、半導体チップをウェーハ（基板）に一つずつ組み立てる従来のFO-WLP方式とは異なり、
韓国機械研究院（KIMM）は26日、ソン・ジュンヨプ研究委員とイ・ジェハク博士の研究チーム、ハンファ精密機械、クレセム、MTIの研究チームが共同で、幅600㎜、高さ600㎜の大面積パネルに半導体チップをパッケージングできる次世代「FO-PLP技術」を開発したことを発表した。
半導体パッケージングは、回路が刻まれた半導体チップに電気的接続を施し、外部の衝撃から安全に保護する密封工程である。
FO-PLPは、半導体チップをウェーハ（基板）に一つずつ組み立てる従来のFO-WLP方式とは異なり、
